⑩日本国特許庁(JP)

10 特許出願公開

## 四公開特許公報(A) 昭60-177714

@Int\_Cl\_4 H 03 G 11/00 識別記号

庁内整理番号 6964 - 5 J

❸公開 昭和60年(1985)9月11日

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

レベルリミッタ回路

②特 願 昭59-32352

**29出** 願 昭59(1984)2月24日

個発 明者 #

祐

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

79発 明者

Œ

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

砂出 願人

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫 外1名

発明の名称 レベルリミッタ回路

## 特許請求の節朋

1. 入力信号を出力嫡子に伝える伝送ゲートMO SFETと、この伝送ゲートMOSFETのゲー トとレベルリミッタ電圧端子との間に設けられ、 双方向に電流を流すように並列形態とされた一対 のダイオード形態のMOSFETと、上記入力信 号の反転信号を受け、その出力点が上記出力嫡子 に接続され上記レベルリミッタ電圧により動作す るCMOSインバータ回路とを含むことを特徴と するレベルリミッタ回路。

2. 上記CMOSインバータ回路におるけレベル リミッタ電圧側のMOSFETのコンダクタンス 特性は出力端子におけるリーク電流を補う程度に 小さく設定され、回路の接地電位側のMOSFE Tのコングクタンス特性は出力レベルをリセット するのに必要な駆動能力を持つよう設定されるも のであることを特徴とする特許請求の範囲第1項 記載のレベルリミッタ回路。

3. 上記入力信号は、電源電圧側のMOSFET のコンダクタンス特性が大きく、接地低位例のM OSFETのコンダクタンス特性が小さくされた CMOSインバータ回路により形成され、その入 力端子と、上記レベルリミッタ電圧で勤作するC MOSインバータ回路の入力端子とが共通に接続 されるものであることを特徴とする特許請求の範 囲第1又は第2項記載のレベルリミッタ回路。

## 発明の詳細な説明

## (技術分野)

この発明は、レベルリミッタ回路に関するもの で、例えば、CMOS(相補型MOS) 回路にお いて、電源電圧に従って形成された信号のレベル を電源電圧レベル以下の中間レベルに制限する回 路に利用して有効な技術に関するものである。

## (背景技術)

電源電圧に従って形成された信号を電源電圧以 下の中間レベルに制限するレベルリミッタ回路と して、第1図に示すような回路が考えられている。 この回路は、電源電圧に従って形成された入力信

## 特開昭60-177714(2)

号々を出力端子側に伝える伝送ゲートMOSFE TQ1と、このMOSFETQ1のゲートとレベ ルリミッタ電圧VcLとの間に設けられ、双方向に 電流を流すように並列形態とされた一対のダイオ ード形態のMOSFETQ2, Q3とにより構成 される。MOSFETQ2は、入力信号φがロウ レベルのとき、伝送ゲートMOSFETQ.1のゲ ート,チャンネル間にVcl-Vthのプリチャージ を行い。入力信号々がハイレベルになったとき、 MOSFETQ3により伝送ゲートMOSFET Q1のセルフプートストラップによるゲート電圧 をVcl+Vthにおさえて出力端子の信号φ'を上 記レベルリミッタ電圧 V clにするものである。な お、上記Vihは、MOSFETQ1~Q3のしき い値電圧であり、各MOSFBTQ1~Q3のし きい値電圧 V thが同じ値になるように設定される ものである。

このようなレベルリミッタ回路にあっては、伝送ゲートMOSFBTQ1のゲートが接続される ノードN1や、出力端子であるノードN2の電位 が、ソース、ドレインと基板間のリーク電流等に よって時間とともに低下する。これにより、出力 個号 \* がその時間の経過とともに低下してしま うという欠点がある。

### (発明の目的)

この発明の目的は、出力倡号のレベル補償機能を持つ新規なレベルリミッタ回路を提供することにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細客の記述および添付図面から明 らかになるであろう。

#### (発明の概要)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、入力信号を出力竭子に伝える伝送ゲートMOSFBTのゲートとレベルリミッタ電圧娘子との間に双方向に電流を流すように並列形態の一対のダイオード形態のMOSFETを設けたレベルリミッタ回路に、上記入力信号の反転信号を受け、その出力点が上記出力竭子に接続され上記

レベルリミッタ電圧により動作するCMOSイン バータ回路を設けて、リーク電流に対するレベル 補償を行うようにするものである。

# (実施例)

第2図には、この発明に係るレベルリミッタ回路の一実施例の回路図が示されている。同図の各回路素子は、公知のCMOS集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような半導体基板上において形成される。

特に制限されないが、入力信号をは、電源電圧 Vccで動作するPチャンネルMOSFETQ4と NチャンネルMOSFETQ5とで構成されたC MOSインバータ回路によって形成される。この ため、このCMOSインバータ回路の入力端子に は、上記入力信号をの逆相信号をが供給される。

上記 C M O S インパータ 国路 の出力 帽子から送出される入力 倡号 ø は、N チャンネル M O S F E T G 1 を通して出力 帽子 O U T 例に伝えられる。この出力 嫡子 O U T から送出される出力 倡号 ø ' のレベルを

上記電源電圧 V cc以下の任意の中間レベルにする
ため、上記伝送ゲートMOSFETQ1のゲート
とレベルリッミタ電圧 V cl との間には、双方向に
電流を流すように並列形態にされた一対のダイオード形態のMOSFETQ2、Q3が設けられる。
この実施例では、リーク電流によって出力信号

\*\*のレベルが時間の経過とともに低下してしまうのを防止するためのレベル補償回路として、次のCMOSインバータ回路が設けられる。すなわち、上記レベルリミッタ電圧 V cl により動作する
PチャンネルMOSFETQ6とNチャンネルM

OSFETQ1とで模成されたCMOSインパー

夕回路の出力端子が上記出力端子OUTに接続さ

れる。そして、このCMOSインバータ回路の入

力端子は、上記入力信号φを形成するCMOSィ

ンバータ回路の入力端子と共通接続され、上記反

転信号 が供給される。

特に制限されないが、上記入力信号 ¢ を形成する C M O S インバータ 回路の P チャンネル M O S F E T Q 4 は、そのコンダクタンス特性が比較的

次に、この実施例のレベルリミッタ回路の動作を第3図に示した動作波形図に従って説明する。

同図に破線で示すように反転入力信号のがハイレベルの時、入力信号のはロウレベルになっている。したがって、上記反転入力信号ののハイレベルによりCMOSインバータ回路のNチャンネル

MOSFETQ7がオン状態になるので、出力信号が、をロウレベルにリセットする。また、伝送ゲートMOSFETQ1のゲート電圧は、少なくともMOSFETQ2を通してVcL-Vthのレベルにプリチャージがなされている。これにより、このMOSFETQ1は、オン状態となり、そのゲートとロウレベルのチャンネル間のゲート容質に上配レベル(Vcl-Vth)が蓄積される。

次いで、反転入力タイミング信号でかロウレベルに変化すると、CMOSインバータ回によって形成された入力信号をがハイレベルに変化せん力信号をがハイレベルに変化せん力信号をがハイレベルにでする。 このとき、伝送ゲートMOSFETQIの電圧・フートストラップ作用により、そのゲートは至日ではよっては、クイオード形態のMOSFETQによって、シードのはない。これででは、Vcl+Vthまでした上別しない。これでは、Vcl+Vthまでした上別してでは、と記ゲートMOSFETQIを通して形成に、大力信号を、のレベルは、上記ゲート電圧(

V cl + V th)から上記MOSFETQ1のしきい 値電圧 V thを差し引いた電圧(レベルリミッタ電 圧 V cl)となる。

この実施例では、上記入力信号すのハイレベル(Vcc)を形成するPチャンネルMOSFETQ4のコングクタンス特性が大きく設定されているので、上記伝送ゲートMOSFETQ1を介して図示しない出力嫡子OUTにおける負荷容量を高速にチャージアップする。これにより出力信号すっぱ、高速に上記レベルリミック電圧Vclまで上昇する。

しかしながら、時間の経過とともに上記伝送ゲートMOSFETQ1のゲートであるノードのリードであるノードのリーク電流でのリーク電流のサースはドレインと基板間等でのリーク電流のサースはドレインとする。ことの関係でした。 号が上記りーク電流によってレベルは、外のSFEでは、上記反転入力信号をロウレベルは、からでは、カーンでは、カーンでは、カーンでは、カーンでは、カーンでは、上記になっているアチャンネルMOSFを流れているアチャンネルMOSFを流れて、よりでは、サーク電流を補うというでは、サークでは、サーンでは、サークである。 給を行うため、出力倡号 o' のレベルを上記レベルリミック電圧 V clに保たせることができる。

(効果

(i)リーク電流によるレベル低下に対して C M O S インパータを構成するレベルリミッタ 気圧側の M O S F B T を通して観波供給を行うことにより、

## 時間昭60-177714(4)

時間の経過に無関係に安定した出力倡号を形成す ることができるという効果が得られる。

(2) C M O S 回路を利用することによって、電源電圧及びレベルリッミタ電圧と回路の接地電位点との間での直流電流(貫通電流)が生じないから、低消費電力化のレベルリミッタ回路を得ることができるという効果が得られる。

(3) 上記入力倡号を形成する接地電位側のNチャンネルMOSFBTと、レベル補償用に設けされたPチャンネルMOSFBTとは、必要最少なコンダクタンス特性を持つように形成することによって、そのセルサイズの小型化を図ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で積々変更可能であることはいうまでもない。例えば、入力信号を形成するCMOSインバータ回路は、レベルリミッタ回路としては特に必要とされるものではない。なぜなら、上記入力

信号は何等かの回路で形成されるものであるから である。

## (利用分野)

#### 図面の簡単な説明


第1図は、この発明に先立って考えられている レベルリミッタ回路の一例を示す回路図、

第2 図は、この発明に係るレベルリミッタ回路 の一実施例を示す回路図、

第3図は、その動作の一例を示す波形図である。 代理人弁理士 高橋 明夫



## 第 1 図



第 2 図

